工作经历
高级架构师 — Tenstorrent Inc
加利福尼亚州圣克拉拉 · 2025年5月 – 至今
主导基于chiplet的AI/ML加速器系统的NoC、D2D及存储系统架构权衡研究，涵盖GDDR、LPDDR、IO及RISC-V CPU chiplet。推动路由、QoS、拓扑、时钟及调试可见性方面的设计决策，达成吞吐量、延迟、利用率、功耗和面积目标。定义链路、队列、内存通道及地址交织需求，并在性能分析能实质改善架构决策时加以运用。与RTL、物理设计、验证及软件团队联合调试跨栈性能与功耗问题。主导涵盖非一致性NoC、AXI/CHI/PCIe互联、chiplet互连及LPDDR/DDR子系统交互的架构评审。
平台架构实习生 — Tenstorrent Inc (2023)
加利福尼亚州圣克拉拉 · 2023年5月 – 2023年8月
设计并研究多核、多chiplet互联改进方案，以提升性能效率与功耗权衡。估算片上及片外流量，用于功耗分析和早期系统规划。为异构集成场景定义缓存与互联验证测试方案。构建多核、多chiplet流量生成、测试与仿真的工作流。配置Arteris IP以处理非一致性流量，并验证互联集成边界情况。
平台架构实习生 — Tenstorrent Inc (2022)
加利福尼亚州圣克拉拉 · 2022年5月 – 2022年8月
参与服务器级RISC-V多核CPU的架构研究。开发了一套可配置的片上互联性能模型，支持异构多核系统。定义配置语义，覆盖核心、缓存、内存及互联选项的广泛设计空间。
教育背景
计算机科学与工程博士
密歇根大学安娜堡分校 · 2019 – 2025
论文：《简化高性能异构硬件设计》。导师：Todd Austin 教授。
创新与创业研究生证书
密歇根大学安娜堡分校 · 2019 – 2025
计算机科学学士 — 最高荣誉
密歇根大学安娜堡分校 · 2016 – 2019
GPA：3.9/4.0