本项目分析现代 CPU 上下文切换开销的主要来源。我们发现数据缓存未命中和 d-TLB 未命中是核心因素，并展示了实现用户态多线程库的复杂性。
2019年4月30日
在该项目中，我们实现并评估了 domain tagging 的架构支持。研究显示该设计面积开销可忽略，且性能损耗较低。
2018年12月10日
