随着摩尔定律放缓、Dennard 缩放失效，硬件设计越来越依赖异构架构来提升性能和能效。但异构系统也带来更高的 NRE 成本、更大的通信开销和更激烈的内存带宽争用。其中最主要的原因，是异构组件之间的通信效率低：I/O 接口不统一，复用难、NRE 高；时延容忍度差，形成性能瓶颈；资源分配不合理，导致争用和干扰。

这篇博士论文针对这些通信问题，提出了几种对现有设计改动很小的方案。Twine 是一种异构设计语言，统一通信接口并自动生成控制逻辑，把设计描述的规模缩小到原来的 1/3。Zipper 是一组抗时延的总线优化，让系统在不大改设计的前提下容忍微秒级时延，性能最高提升 8 倍。Overpass 是一种采用分布式资源分配的灵活互连系统，系统性能提升 35%。三者相互配合，在不同设计阶段解决异构硬件的核心通信瓶颈。

答辩委员会：Todd Austin 教授（主席）、Valeria Bertacco 教授、Jean-Baptiste Jeannin 教授、Georgios Tzimpragos 教授（威斯康星大学麦迪逊分校）。